机译:FPGA实现优化A5 / 3加密算法
机译:可变大小的LVQ神经网络的实现:算法规范,架构探索和FPGA器件的优化实现
机译:可变大小的LVQ神经网络的实现:算法规范,架构探索和FPGA器件的优化实现
机译:在FPGA Xilinx SPARTAN 3E上基于原理图的4/16/64阶正交幅度调制映射器-映射器实现256个子通道正交频分复用模型
机译:FPGA使用混合方法实现高级加密标准算法
机译:基于FPGA的神经网络算法的混合天然气在线识别装置
机译:在Spartan 3E FPGA平台上实现板载ADC和DAC。